PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-272233 (43)Date of publication of application : 08.10.1999

(51)Int.Cl. 6096 3/30 602F 1/13

609G 3/20 H01L 29/786


(21)Application number : 10–069147 (71)Applicant : SEIKO EPSON CORP

(22)Date of filing: 18.03.1998 (72)Inventor: KIMURA MUTSUMI

MATSUEDA YOJIRO OZAWA NORIO MICHAEL QUINN

(54) TRANSISTOR CIRCUIT, DISPLAY PANEL AND ELECTRONIC EQUIPMENT (57) Abstract:

PROBLEM TO BE SOLVED: To control, using an input signal of relatively low voltage, a transistor circuit in which the conductance of a drive transistor is controlled according to the voltage of an input signal and to compensate for variations in threshold characteristic of the drive transistor. SOLUTION: A transistor circuit 100 has a drive transistor 110 in which the conductance between its source and drain is controlled according to the voltage of an input signal supplied to its gate and a compensating transistor 120 whose gate is connected to either the source or drain so that its input signal is supplied to the gate of the drive transistor via the source and drain.



LEGAL STATUS

[Date of request for examination] 29.08.2003 [Date of sending the examiner's decision of 24.08.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3629939
[Date of registration] 24.12.2004
[Number of appeal against examiner's decision of 2004-018845

rejection]
[Date of requesting appeal against examiner's decision of rejection]

13.09.2004

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-272233 (43)公開日 平成11年(1999)10月8日

_						
(51) Int.Cl. ⁵		藏別配号	F I			
G 0 9 G	3/30		G 0 9 G 3/30 J			
G 0 2 F	1/136	500	G 0 2 F 1/136 5 0 0			
G 0 9 G	3/20	624	G O 9 G 3/20 6 2 4 B			
110 1 1	20./700		110.11 20/79 6.14			


110 1 2 40,100		110 12 20,10				
		客查請求	未請求	請求項の数12	OL	(全 15 頁)
(21)出願番号	特膜平 10-69147	(71)出職人	000002369			
		セイコーエブソン株式会社				
(22) 出版日	平成10年(1998) 3月18日	東京都新宿区西新宿2丁目4番1号				
		(72)発明者	木村 1	檢		
			長野県	製筋市大和3丁	13番5	号 セイコ
			ーエブ	ソン株式会社内		
		(72)発明者	松枝	羊二郎		
			長野県	■助市大和3丁E	13番5	号 セイコ
			ーエブ	ソン株式会社内		
		(72)発明者	小澤 名	機能		
			長斯県	製肪市大和 3 丁目	13番5	号 セイコ
			ーエブ	リン株式会社内		
		(74)代理人		鈴木 喜三郎	(41.2	名)
		3 17 14 25 1				終頁に続く
					-	ACACIC DE V

(54) 【発明の名称】 トランジスタ回路、表示パネル及び電子機器

(57)【要約】

【課題】 入力信号の電圧に応じて駆動用トランジスタ におけるコンダクタンス制御を行うトランジスタ回路に おいて、比較的低電圧の入力信号により制御可能とし、 且の駆動用トランジスタのしきい値特性のばらつきを補 係する。

【解決手段】トランジスタ回路(100)は、ゲート に供給される入力信号の塩圧に応じてソース及びドレイ 加のコンダクタンスが制御される原動用トランジスタ (110)と、ゲートがソース及びドレインの一方に接 続されており、該ソース及びドレインを介して入力信号 統一部所用トランジスタのゲートに供給されるように保 された補信用トランジスタ(120)とを備える。



【特許請求の範囲】

【請求項1】 第1ゲート、第1ソース及び第1ドレイ ンを有し、該第1ゲートに供給される人力信号の電圧に 応じて該第1ソース及び第1ドレイン間のコンダクタン スが制御される駆動用トランジスタと、

第2ゲート、第2ソース及び第2ドレインを有し、該等 2ゲートが該第2ソース及び第2ドレインの一方に接続 されており、該第2ソース及び第2ドレインを介して前 記入力信号が前記第1ゲートに供給されるように且つ前 記第1ゲートに対し前記コンダクタンスを低める方向の 電荷移動を可能とする向きで前記第1ゲートに接続され た補(雇用トランジスタとを備えたことを特徴とするトラ ンジュタ間級

【請求項2】 前記第1分―トに対し前記入力信号に応 じて制御される前記コンダクタンスの最高値よりも高い コンダクタンスの値に対応する電圧を有するリセット信 号を前記入力信号の供給前に供給するリセット手段を備 えたことを特徴とする請求項1に記載のトランジスタ回 路。

【請求項3】 前記リセット信号は、前記入力信号の最 大電圧よりも前記者億用トランジスタのしきい値電圧分 以上大きい電圧に設定されたことを特徴とする請求項2 に記載のトランジスタ回路。

【請求項4】 前記リセット手段は、第3ゲート、第3 ソース及び第3ドレインを有し、該第3ゲース及び第3 ドレインの一方が前記第1ゲートに接続されており、該 第3ゲートにリセットタイミング信号が前記入力信号の 供給前に供給された時に、該第3ソース及び第3ドレイ ンを介して前記リセット信号を前記第1ゲートに供給す るリセット用トランジスタを備えたことを特徴とする請 求項3又以3に記載のトランジスタ回路。

【請求項5】 前記駆動用トランジスタと前記補債用ト ランジスタとは、同一型のトランジスタであることを特 彼とする請求項1から4のいずれか一項に記載のトラン ジスタ回路

【請求項6】 第4 ゲート、第4 ソース及び第4 ドレイ シぞ再し、該第4 ゲートにスイッチングタイミング信号 が供給された時に前記入力信号を該第4 ソース及び第4 ドレインを介して前記補償用トランジスタに供給するように接続されたスイッチング用トランジスタを更に備え たことを特徴とする請求項1 から5のいすれか一項に記 載のトランジスク回路。

【請求項7】 前記第1ゲートに接続された保持容量を 更に備えたことを特徴とする請求項1から6のいずれか 一項に記載のトランジスタ回路。

【請求項8】 前記トランジスタは失々、同一基板上に 形成された薄膜トランジスタから構成されていることを 特徴とする請求項1から7のいずれか一項に記載のトラ ンジスタ回路

【請求項9】 前記トランジスタは夫々、前記ゲート、

ソース及びドレインがベース、エミッタ及びコレクタに 夫々対応するバイボーラトランジスタから構成されてい ることを特徴とする請求項1から7のいずれか一項に記 載のトランジスタ回路。

【請求項10】 前記入力信号は、入力信号源により電 圧が制御される電圧信号であり、

前記駆動用トランジスタは、前記第1ソース及び第1ドレインの一方が電流側側型素子に接続されており、前記 コンダクタンスを制御することにより該電流制御型素子 に流れる電流を制御することを特徴とする請求項1から 9のいずれか一項に記載のトランジスタ同路

【請求項11】 請求項10に記載のトランジスタ回路 を夫々含むと共にマトリクス状に配置された複数の画素 部を備え。

電流制御型発光素子が前記電流制御型素子として該複数 の画素部に夫々設けられたことを特徴とする表示パネ

【請求項12】 請求項11に記載の表示バネルを備え たことを特徴とする電子機器。

【発明の詳細な説明】 【0001】

【発明の属する技術分野】本発明は、薄膜トランジスタ (以下下ド 下と称す)、電界効果型トランジスタ、バイ ボーラトランジスタなどのトランジスタを複数備して精 成されるトランジスタ回路の技術分野に属し、特にゲー トに解給される旺圧に応じてソース及びドレイン間のコ ンダクタンスを制御することにより、該ソース及びドレ インを介して電流制御型(電流原動型)素子等の秘解動 業子に供給される駆動電流を制御する服動用トランジス タを備えて構成されるトランジスタ回路の技術分野に属 する。

[0002]

【健来の技術】一般に、トランジスタには、半薄体膜の 照質、原厚、不純物濃度や空筋関域が、ゲート総様限等の 限度、原厚、動作温度をどの各種条件に応じて、その電 圧電流特性やしきい値には大なり小なりばらつきが生じ る。クリスクルシリコンを用いたバイボーラトランジス の場合には、このようなとい値のばらっきは比較的 小さいが、TFTの場合には、このようなばらつきは大 きいの方温帯である。特に、流品バネル、ELバネル等 といの方温帯である。特に、流品バネル、ELバネル等 に渡って多数形成されるTFTの場合には、このような 電流電圧特性やしきい値のばらつきが非常に大きくなる。 ことが多い、例えば、この権の下FTのしゅ値を 2V (ボルト)程度(Nチャネルで+2V、Pチャネルで-2V)となるように製造しても、そのばらつきは土数 V 程度になったりする。

【0003】ここで、所謂TFT液晶パネル等の場合の ように液晶等からなる画素部を電圧制御する電圧制御 (電圧駆動) 方式の場合には、各画素部に設けられた駆 動用下下における電圧電流神性やしきい値のばらつき が問題となることは比較的少ない、即ちこの場合には、 たとえ下下口の電流電圧特性やしきい値に多少のばらつ きがあったとしても、十分なスイッチング時間さく与え、 れば、外部から下下下を介して各画素部に供給する電圧 の精度を高かることにより、各画素部における表示濃度 で明るさを植度良く制御できるからである。後って、各 開業部でや表示濃度や明るさいらが重要収支れる表示 用の下下下流晶パネル等においても、電流電圧特性やし さい値のばらつきが比較的大きい下下下を用いて、高品 位の面像表示を行える。

【0004】他方で近年、電流供給量に応じて明るさが 変化するように自発光する有機Eし等の電流制御型発光 素子を画素部に備えた表示パネルが開発されており、パ ックライトや反射光を利用せずに画像表示が可能であ

り、消費電力が低く、しかも理野角体存体が少なく、ま た時には可曲性を実現する表示パネルとして注目されて いる。このELバネルの場合にも、アクティグマトリク ス駆動を行うためには、各重素部において駆動用下下 が用いられる。例えば、駆動用下下でがドレインが正礼 注入用電格をプレてEL業子に接続され、ゲートに印加 されるデータ信号の電圧に応じて、ソースに接続されな 電源配線からEL業子に供給される駆動電液を制御する (変化させる)ように構成されている。この制御する (変化させる)ように構成されている。この制御する

(変化させる)ように何限とれている。このように解説 用TF下を用いれば、大力傷みの電圧変化にむじてソー ス及びドレイン間のコンダクタンスを制御することによ りEし素子を流れる駆動電流を制御して、各画素部での 明るさ(頻度)を変化させることが可能となり、画像表 示等を行える。

[0005]

【発明が解決しようとする課題】しかしながら、特に上述したEL/ベネル等のように電流測御型業子の場合に は、各画業部に設けられた製動用下FTにおける電圧電 溶特性やしまい値のばらつまが問題となる。即ち、この 場合には、外部から駆動用下FTに供給されるデータ信 号の電圧預度を幾ら高めたとしても、駆動側用下FTに対 ける電圧電液特性やしまい値のばらつきがデータ信号で する駆動電流のばらつきとしてそのまま現れれるた め、駆動電流の積度が低下してしまう。この結果、各画 幸部における明るさも駆動用下FTのしまい値のばらつ をに従って低ついてしまうのである。そして、特に現 在の低温ボリシリコン下FTの製造技術ではこのような 電圧電流特性やしまい値のばらつきは、かなりの度合い で発生するため、この問題は実用上非常に大きい。

【0006】この問題に対して、電圧電流対性やしきい 値のばらつきを低減するように各TFTを製造しようと すれば、歩帽まりの低下を招き、特に表示パネルのよう に多数のTFTを用いて創成する装置においては極端な 歩留よりの低下を招いてしまい、低コスト化という一般 砂要請に灰する。歳いは、そのようなばらつきを低減す るような下ド下を製造することは不可能に近い、また、 名下下によりる電流電圧特性やしきい億のぼらのきを 補償する回路を別途設けようとしても、やはり装置の複 雄化や大型化更には消費電力の増加を招き、特に多数の ドドナが高端で配列された系元パネルにおいては、再 び歩留まりの低下を招き、或いは近時の低消費電力化や 装置の小型軽量化という要請に答えることが困難になる ことが手思される。

【0007】本発明は上述した問題点に鑑みなされたものであり、入力信号の電圧に応じて駆動用トランジスタにおけるコンダクタンス制御を行うトランジスタ回路であって、比較的低電圧の入力信号により当該コンダクタンス制御が可能であり、しから駆動用トランジスタの電流電圧特性やしきい値特性のばらつきを、比較的少ない数のトランジスターに工性的いっさな電力消費により繊循することが可能なトランジスタ回路、並びにこれを用いた表示パネル及び電子機器を提供することを課題とする。

[0008]

【課題を解決するための手段】請求項1に記載のトランジスタ回路は上記課題を解決するために、第1ゾート、解1ソース次第1ソース次第1ドレイと专口、該第1ソース及び第1トレインを介して該第1ソース及び第1トレインを介し、該第2ゲートが該第2ソース及び第2ドレインを有し、該第2ゲートが該第2ソース及び第2ドレインを有し、該第2ゲートが該第2ソース及び第2ドレインを介して前記入力信号が前記第1ゲートに供格されるよ、ある方向の電話を影響を手下上に対し前記コンダクタンスをは接続された補償用トランジスタとを備えたことを特徴とれた補償用トランジスタとを備えたことを特徴とする。

【0009】請求項1に記載のトランジスタ同路によれ、 ば、補償用トランジスタの第2ソース及び第2ドレイン の一方が駆動用トランジスタの第1ゲートに接続されて おり、これらの第2ソース及び第2ドレインを介して、 駆動用トランジスタの第1ゲートには入力信号が供給さ れる。そして、駆動用トランジスタにおいて、この第1 ゲートに供給される入力信号の電圧に応じて、第1ソー ス及び第1ドレイン間のコンダクタンスが制御される。 ここで、補償用トランジスタは、第2ゲートが第2ドレ インに接続されており、第1ゲートに対し第1ソース及 び第1ドレイン間のコンダクタンスを低める方向の電荷 移動を可能とする向きで第1ゲートに接続されている。 即ち、補償用トランジスタは、ダイオード特件を有して おり、例えば、駆動用トランジスタがNチャネル型であ れば、その第1ゲートから入力信号源への向きにのみ通 電可能である。或いは、駆動用トランジスタがPチャネ ル型であれば、入力信号源から第1ゲートへの向きに通 電可能である。

【0010】このため、当該トランジスタ回路に入力信号を供給した際には、補償用トランジスタに入力される 時点における入力信号や電圧上較して、第1ゲートの ゲート電圧は、補償用トランジスタのしきい値の分だけ 駆動用トランジスタのコンダクタンスが高められる側に 毎圧されることになる。従って、駆動用トランジスタに おいて所望のコンダクタンスを得るためには、当該コン ダクタンスに対応するゲート電圧よりも補償用トランジ スタのしきい値(電圧)のかだけ低い電圧の力信号を 補償用トランジスタを介して供給すればよいことにな

る。このように、補償用トランジスタのしきい値(電圧)の分だけ入力信号に対するゲート電圧を昇圧できるので、補償用トランジスタがない場合と比較して、より低い入力信号の電圧により同等のコンダクタンス制御を行うことが可能となる。

【0011】一般に、この入力信号は他の信号に比較して高周波数であることが多く、より低い入力信号でよいとなれば、かなりの低消費電力化が期待できる。

【0012】更に、このように補償用トランジスタによ り入力信号の電圧を昇圧して第1ゲートにおけるゲート 電圧とすることは、トランジスタ回路全体として見た場 も、駆動用トランジスタにおいてコンダクタンス制御さ はるソース及びドレインを介して流れる駆動電流に対す る人力信号のしきい値は、駆動用トランジスタのしきい 補償用トランジスタのしきい値を圧だけ低くなってい る、即ち、駆動電流に対する入力電圧のしきい値中で は、補償用トランジスタのしきい値と駆動用トランジス タのしきい値は、相殺された形となっている。従っ て、両者のしきい値特性や電圧電流特性を近付けること により、駆動電流に対する入力信号のしきい値を零に近 (付けることが可能とかる。

【0013】更にまた、このように駆動用トランジスタ のしきい値と補償用トランジスタのしきい値とを当該ト ランジスタ回路全体の中で相殺させることにより、駆動 用トランジスタのしきい値の大小によらずにトランジス タ回路全体としての入力信号のしきい値を一定の値 (ゼ ロ) に近付けることができる。即ち、複数のしきい値の 相異なる駆動用トランジスタを用いて当該トランジスタ 回路を複数作成した場合に、各トランジスタ回路におけ る駆動用トランジスタと補償用トランジスタのしきい値 を夫々相互に近付ければ(理想的には両者を一致させれ ば)、各トランジスタ回路間におけるしきい値の差は、 各駆動用トランジスタのしきい値の差よりも小さくなっ ている (理想的には差が殆どなくなっている)。従っ て、当該トランジスタ回路を複数作成する際に、複数の しきい値の異なる複数の駆動用トランジスタを用いたと しても、しきい値のばらつきが殆ど又は全くない複数の トランジスタ回路を得ることが可能となる。

【0014】請求項2に記載のトランジスタ回路は、上

述した請求項 に記載のトランジスタ回路において、前 記第1 ゲートに対し前記入力信号に応じて朝鮮される前 記コンダクタンスの最高値よりも高いコンダクタンスの 値に対応する電圧を有するリセット信号を前記入力信号 の供給前に供給するリセット手段を備えたことを特徴と する

【0015】請求項2に記載のトランジスク回路によれ 「駆動用トランジスクの第1ゲートに入力信号が供給 される以前に(或いは、一の入力信号が供給された後 に、次の入力信号が供給される以前に)、リセット手段 によりこの第1ゲートに、入れ信号に応じて制御される 駆動用トランジスクのコンダクタンスの最高値よりも高 いコンダクタンスの値な対応する電圧を有するリセット 信号が供給され。この結果、入力信号の電圧の大小 によらずに駆動用トランジスクのゲート電圧をリセット 手段により一定値とすることができ、しから、リセット 移に、コンダクタンスを低め方向の電荷特を可能と する向きで第1ゲートに接続された補償用トランジスタ を介して入力信号を第1ゲートに供給することが可能と なる。

【0016】請求項3に記載のトランジスタ回路は、上 述した請求項2又は3 に記載のトランジスタ回路におい て、前記リセット信号は、前記入力信号の最大電圧より も前記補償用トランジスタのしきい値電圧分以上大きい 電圧に設定されたことを特徴とする。

【0017]請求項3に記載のトランジスク回路によれ ば、リセット手段により駆動用トランジスクの第1ゲートに、大力信号よりも大きい電圧のリセット信号が供給 される。しから、このリセット信号の電圧は、入力信号 の最大電圧よりも補償用トランジスタの上さい資電圧か 以上大きく設定されているので、リセット候に入力信号が が入力されると、入力信号の電圧の大小や駆動用トラン ジスタの上きい値の大小によらずに常に、その入力信号 の電圧よりも駆動用トランジスタのしまい値電圧分だけ 高い電圧を、補償用トランジスタを介上で駆動用トラン ジスタの指して下いたに維持であるとかば来る。

【0018】請求項4に記載のトランジスを回路は、 述した請求項2に記載のトランジスタ回路において、前 記リセット手段は、第3ゲート、第3ソース及び第3ド レインを有し、該第3ソース及び第3ドレインの一方が 前記第15ゲートに接続されており、該第3ゲートにりせ いトタイミング信号が耐記入力信号の供給値供給され た時に、該第3ソース及び第3ドレインを介して前記り セット信号を前記却「ゲートに供給するりセット用トラ ンジスタを備えたことを特徴とする。

【0019】請求項4に記載のトランジスタ回路によれ ば、リセット用トランジスタの第3ゲートにリセットタ イミング信号が供給されると、該リセット用トランジス タにより、その第3ソース及び第3ドレインを介して、 リセット信号が駆動用トランジスタの第1ゲートに供給 される。この結果、駆動用トランジスタのゲート電圧を リセットタイミング信号の供給タイミングで一定値にリ セットすることができる。従って、この後の、請求項2 又は3記載のトランジスタ回路に対して説明した動作が 可能となる。

【0020】請求項5に記載のトランジスタ回路は、上述した請求項1から4のいずれか一項に記載のトランジスタ回路において、前記駆動用トランジスタと前記補債用トランジスタとは、同一型のトランジスタであることを特徴とする。

【0022】また、トランジスタのチャネル幅、チャネル長を始めとする設計値、デバイス構造、プロセス条件等も、駆動用トランジスタと補償用トランジスタとで等しくすることにより、より完全な補償が可能となる。

【0023】請求項6に記載のトランジスク回路は、上 建した請求項 かららのいずれか一項に記載のトランジ スク回路において、第4ゲート、第4ケース及び第4ド レインを有し、該第4ゲートにスイッチングタイミング (場今が供給さた時に前記入力信号を該第4ノマス及び 第4ドレインを介して前記補債用トランジスタに供給す るように接続されたスイッチング用トランジスタを更に 備えたことを対徴とする。

個スたことを特徴とする。 【0024】 請求項信に記載のトランジスタ回路によれ ば、スイッチングタイミング信号がスイッチング用トラ ンジスタの第4ゲートに供給されると、入力信号が、該 スイッチング用トランジスタの第4サース及び第4ドレ インを介して補償用トランジスタに供給される。この結 果、スイッチングタイミング信号の供給タイミングで入 力信号を駆動用トランジスタに供給される。ごの に 近した請求項1から60いずれか一項に記載のトランジスタ回路は、上 述した請求項1から60いずれか一項に記載のトランジ スタ回路において、前記第1ゲートに接続された保持容 量を更に備えたことを特徴とする。

【0026】請求項7に記載のトランジスタ回路によれば、第1ゲートに入力信号が供給されるとその電圧は、

該1ゲートに接続された保持容量により保持される。従って、入力信号を一定期間だけ供給した場合にも、それ よりも長い期間に亘って第1ゲートにかかる電圧を保持 することが可能となる。

【0027】本構成では、補償用トランジスタを通じて、スイッチング用トランジスタにリーク電流がある場合でも、第1ゲートに印加される電位の変化を低減することが可能となる。

【0028】請求項8に記載のトランジスタ回路は、上 述した請求項1から7ついずれか一項に記載のトランジ スタ回路において、前記トランジスタは夫々、同一基板 上に形成された薄膜トランジスタから構成されているこ とを特徴とする。

【0029】請求項8に記載のトランジスタ回路によれば、同一基板上に形成された駅舶用薄膜トランジスタにおける電液電流及ぼす影響を補償用薄膜トランジスタにより補償することが出来る。特に、興薄限トランジスタの一基板上に同一薄彫形成工程で形成すれば、両トランジスタの神性類似の度合いは一般に増すため、電流電圧特性やしきい値特性のばらつきが少ない複数のトランジスク回路を同一基板上で得るとかが少ない複数のトランジスク回路を同一基板上で得るとかが多ない複数のトランジスク回路を同一基板上で得るとか可能となる

【0030】請求項のに記載のトランジスタ回路は、上述した請求項1から7のいずれか一項に記載のトランジスタ スク回路において、前記トラジスタは夫々、前記ゲート、ソース及びドレインがベース、コレクタ及びエミッタに夫々対応するバイボーラトランジスタから構成されている。

(0031)請求項9に記載のトランジスク回路によれば、駆動用バイボーラトランジスタにおける電流電圧特性やしきい値特性が駆動電流に及ぼす影響を補償用バイボーラトランジスタにより補償することが出来る。特に、両バイボーラトランジスタを同一製造工程で製造すれば、両トランジスタ同の特性類似の使合いは一般に増すため、電流電圧特性やしきい適特性のばらっきが少ない複数のトランジスタ回路を得ることが可能となる。

【0032】 請求項10に記載のトランジスク回路は、 上達した請求項1から9のいずれか一項に記載のトラン ジスク回路において、前記人力信号は、人力信号部によ り電圧が制助される電圧信号であり、前記別・動用トラン ジスタは、前部第1ソース及び第1ドレインの一方が電 流制御型素子に接続されており、前記コンダクタンスを 制御することでより該電流制御型素子に流れる電流を制 脚することを体徴とする。

【0033】請求項10に記載のトランジスク回路によ れば、入力信号適応より電圧が削費される電圧信号が、 入力信号として補償用トランジスタを介して供給される と、駆動用トランジスタにおいて、この電圧信号の電圧 変化に応じて第1ソース及び第1ドレイン間のコンダク タンスが削削される。これにより、第1ソース及び第1 ドレインの一方に接続された電流制御型素子は、電流制御される、従って、電流制御型素子と比較的低電圧の人力信号で電流駆動することが可能となり、しから、複数の配動用トランジスタ間における電流電圧特性やしきい値特性のばらつきによらずに、複数の電流駆動型素子を電圧信号の電圧に応じて精度良く電流制御することも可能となる。

【0034】請求項11に記載の表示パネルは、上述し た請求項10に記載のトランジスタ回路を夫々含むと共 にマトリクス状に配置された複数の画素部を備え、電流 制御型発光素子が前記電流制御型来子として該複数の画 素部に夫々設けられたことを特徴とする。

【0035】請求項11に記載の表示パネルによれば、各画素部において、入力信号が補償用トランジスタと次 して供給されると、駆動用トランジスタとのこの入力 信号の電圧に応じて電流制御型発光素子は電流制御され るので、駆動用トランジスタにはつずに、電流制御空光素 その明るさ(輝度)を精度良く制御することが出来、表 デパネルの画面表示領域の全面に渡って明るそのむらを 能域できる、更に、駆動用トランジスタのサー電圧を 補償用トランジスタのより上電圧を 補償用トランジスタのより上電圧を 補償用トランジスタのより上電圧を 能量用・ランジスタのより上電圧を 補償用トランジスタのより上電圧を 能量用・ランジスタのより上載的概 電圧の入力信号により電流制御型発光素子の制御を行う ことも可能となる。

【0036】請求項12に記載の電子機器は、上述した 請求項11に記載の表示パネルを備えたことを特徴とす

[0037] 請求項12に記載の電子機器によれば、上述した請求項11に記載の表示パネルを備えるので、表示パネルの全面に接って明るさのむらが少なく目つ比較的低電圧で駆動することも可能な電子機器を実現でき

【0038】本発明のこのような作用及び他の利得は次に設明する実施の形態から明らかにされよう。 【0039】

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0040】(トランジスク回路) 先ず、本発明のトラ ンジスク回路の実験の形態について回1及び回2を参照 して説明する。因1は、未実験の形態におけるトランジ スク回路の回路図であり、図2(A)及び(B)は夫 ペ、該トランジスク回路における各種信号のタイミング 及び軍圧を示したタイミングチャートである。

【0041】図1において、トランジスタ回路100 は、駆動用下FT110(Pチャネル型)、補償用下F T120(Pチャネル型)、リセット用下FT130 (Nチャネル型)及びスイッチング用下FT140(N チャネル型)を備えて構成されている。以下各トランジ スタの構成について順に即呼する。

【0042】先ず、駆動用トランジスタの一例を構成す

る駆動用TFT110は、スイッチング用TFT140 及び補償用TFT120を介して供給される入力信号に 基づいてゲート111に印加されるゲート電圧Vgに応 して、ソース112及びドレイン113間のコンダクタ ンスが制御されるように構成されている。

【0043】補償用トランジスタの一例を構成する補償 用下FT120は、ゲート121がソース122及びド レイン123の一方(図1では、ドレイン123)に検 続されている。即ち、補償用TFT120は所謂ゲイオ ード接続されている。そして、補償用トランジスタ12 0は、ソース122及びドレイン123を付して、入力 信号がゲート111に供給されるように且つゲート11 1に対しコンゲクタンスを低める方向の電荷存動を可能 とする向きで(図1では、ドレイン123の側が)ゲー ト111に接続されている。

【0044】リセット手段の一例を構成するリセット用 下FT130は、ソース132及びドレイン133の一 方(図1では、ドレイン133)がゲート111に接続 されており、ゲート131にリセットタイミング信号の 一例としての窓圧Vrscanのリセット走査信号Viscanと称す)が入力信号Vs1sの供 結前に供給された時に、ソース132及びドレイン13 3を介して遮圧Vrs1sのリセット信号(以下、リセット 信号Vrs1sと称す)をゲート111に供給するように構 成されている。

【0045】また、スイッチングトランジスタの一例を 構成するスイッチング用TFT140は、ゲート141 にスイッチングタイミング信号の一例としての電圧Vの 画の走査信号(以下、走査信号Vosanと称す)が供給さ れた時に、電圧Vsigの入力信号(以下、入力信号Vsig と称す)をソース142及びドレイン143を介して補 信用TFT120の間に経験を計ている。

100461 そして、原動用・ランジスタ110のソース112には、EL素子等の電流制御里(電流原動型)素子500の一端が接続されており、この電流制御型素子500の他端には、所定電位の負電源・Vとが接続されている。また、原動用トランジスタ110のドレイン113には、所定電位の正電源+Vの対接続されている。従って、駆動用トランジスタ110においてソース112及びドレイン113間のコンダクタンス制御が行われると、電流制御型素子500を流れる駅動電流1dが制御される(即ち、コンダクタンス変化に応じて駆動電流1dが制御される(即ち、コンダクタンス変化に応じて駆動電流1dが変化する)。

【0047】更に、駆動用トランジスタ110のゲート 111には、保持容量160が接続されている。このた め、一旦印加されたゲート電圧Vgは、保持容量160 により保持される。

【0048】次に、以上のように構成されたトランジス 夕回路100の動作について図1と共に図2及び図3を 参照して説明する。

【0049】図2(A)に示すように、リセット走査信号Vrscanがリセット用下FT130が承載状態とされて、駆動用下FT110のゲート111には、リセット信号Vrsigが供給されて、ゲート111のゲート電圧Vsは、このリット信号Vrsigが低性が高いにはまずといいべれとされる。この結果、入力信号Vsigの電圧Vsigの大小によらずに駆動用下FT110のゲート電圧Vsをリセット走査信号Vrsigの供給タイミングで一定電圧(即ち、電圧Vrsig)にリセットすることができる。

【0050】そして、このリセット期間が終わり、走査信号VScanがスイッチング用下FT10に供給されると、スイッチング用下FT10に供給されると、スイッチング用下FT10のボ毎減状態とされて、駆動用TFT110のゲート11には、補値用TFT 120にかけてデータ信号Vsiが供給される。この大きたのが、イオード接続されているため(即ち、ダイオード接続されているため(即ち、ダイオード接続されているためが、月電圧・アート11に中加することで適量状態とされているためが、サト11に回加することで適量状態とされるゲート電圧V gは、データ信号Vsigの環体ではよりも補信用下下12のしまい値電圧V th2だけ負電圧側に降圧をれる。そして、このように降圧されたゲート電圧V gは、走査信号Vscanや人力信号Vsigの供給停止後も、走査信号Vscanや人力信号Vsigの供給停止後も、保持容量16のにより整備間間中保持される。

【0051】高、リセット期間としては、ゲート電圧となり、マケリセット信号Vrsigの電圧Vrsigとなる時間だけとれば十分である。このため、駆動期間をリセット期間よりも適かに長く設定することができ、これにより、リセット期間中に駆動用TFT110がリセット信号Vrsigにより通過地程とされても、この間に駆動用TFT110のソース112及びドレイン113を介して流れる電流の駆動電流 Idに対する影響を、無視できる程度に小さくできる。

【0052】以上のように本実験の形態によれば、補償 用下FT120のしきい値電圧Vth20分がけ入力信号 Vsisに対するゲート電圧Vgを降圧できるので、補償 用下FT120がない場合と比較して、より低い入力信号 VSisの電圧Vsisを用いて同等のコンダクタンス制算 を駆動用下FT110において行うことが可能となる。 【0053】高、図2(B)は、駆動用下FT110及 が補償用下FT120を共にNチャネル型下下力から構 仮した場合のタイミングチャートであり、この場合に は、正電圧をゲート111に印加することで遊遊状態と されるNチャネル型下下である駆動用下FT110に は行るゲート電圧Vgは、リセット時にリセット信号 Vrsisの電圧Vrsisとされた後、入力信号Vsisの電圧Vs isよりも補償用下FT120のしきい値電圧Vth2だけ ご電電照順に昇圧される。 【0054】にこで、補償用下下T120を介すること
なく駆動用下FT110に入力信号Vsigを直接入力し
たとすると、即ち入力信号Vsigの配圧Vsigとゲート電
圧Vgとが一致する場合には、図3(A)(これは駆動
用下FT110がドチャネルの場合である)に示すよう
に、駆動電流 I dは、駆動用TFT110のし合い値電
圧Vthから立ち上がる特性を持つ、例えば、このしき
い値電圧Vthがら変計基準値を2Vをすがばしまい値の
ばらつきは土数V程度となる。そして、駆動用下FT1
10におけるしきい値電圧Vthのばらつきがそのまま
駆動電流 I dのぼらつきとして現われる。

【0055】これに対し、本実施の形態では、補償用下 FT120を介して駆動用TFT110に入力信号Vsi gを入力するため、即ち入力信号Vsigの電圧Vsigを補 償用TFT120のしきい値電圧Vth2の分だけ昇圧し てゲート電圧Vgとする場合には、図3(B)(これは 駆動用TFT110及び補償用TFT120が共にNチ ャネルの場合である) に示すように、補償用TFT12 Oのしきい値電圧Vth2と駆動用TFT110のしきい 値電圧Vth1とが相殺されて、トランジスタ回路100 全体に対する入力信号Vsigのしきい値電圧Vthは零に 近付くのである。そして、特に両しさい値電圧Vth1と Vth2とがほぼ一致する場合には、このしきい値電圧Vt hは、ほぼ零となる。このように、しきい値電圧Vth1と Vth2とを一致させることは、例えば同一半導体基板上 の近接位置に駆動用TFT110と補償用TFT120 とを同型TFTから構成することにより比較的簡単にで きる。このように構成すれば、両方のTFTにおける、 薄膜形成されるゲート絶縁膜、半導体膜等の膜厚や、チ ャネル長等の各構成要素の平面形状や、チャネル形成用 領域、ソース領域、ドレイン領域における不純物濃度 や、動作時の温度状態などを容易に一致させることがで きるので、結局、両方のTFTのしきい値電圧Vth1と Vth2とを完全に又はほぼ完全に一致させることが出来 るのである。尚、しきい値特件を近似させる上では、チ ャネル長さは同じにする方が良いが、チャネル幅は同じ でなくても良い。

【0056】このように本実練の形態によれば、駅動用 FFT110と補債用下FT120のしきい値特性や電 圧電流射性を近付けることにより(理想的には一致させ ることにより)、原動電流1dに対する入力信号Vsig のしさい値電圧Vthを常に近付ける(理想的には零に一 致させる)ことが可能となる。

【0057】更に、図3(A)及び図3(B)から判るように、複数のトランジスク回路100を製造する場合 に、各駆動用下FT110におけるしきい値電圧Vth1 が相互にばらついたとしても、このしきい値電圧Vth1 の大小によらずに、各補値用下FT120の作用により 各トランジスク回路100のしきい値電圧Vthは、零に 近い値とされる。即ち、しきい値電圧Vthが一定の多数 のトランジスタ回路100を製造できることになる。これは、後述のように多数のトランジスタ回路100間におけるしきい値電圧Vthのばらつきが問題となるような表示パネル用等の用途には特に投立つ。そして、各トランジスタ回路100において、相互に近接機変される分が駆動用下下下110のしまい値電圧Vth2とを一致させることは、距離を深てが関係に配置される二つの駆動用下下110のしまい値電圧Vth1を一致させることよりも前途のように混かに容易であるため、このように補償用下下120により各トランジスタ回路100におけるしまい値電圧Vth1を積度する構成は、複数のトランジスタ回路100におけるしまい値電圧Vth2を力をいては極めて効果がある。

【0058】以上のように本実施の形態によれば、トラ ンジスタ回路100を複数作成する際に、しきい値電圧 Vth1の相異なる複数の駆動用TFT110、即ち設計 基準値としてのしきい値電圧 (例えば、2.5V) から 大きくばらついたしきい値電圧Vth1を夫々持つ複数の 駆動用TFT110を用いたとしても、しきい値電圧V thのばらつきが殆ど又は全くない複数のトランジスタ回 路100を得ることが可能となる。このため、電流電圧 特性についてTFTに要求される条件が緩くなり、歩留 まりの向上及び製造コストの低減を図ることができる。 【0059】尚、図3(A)及び図3(B)から判るよ うに、しきい値電圧Vth1及びVth2を一致させることに より、各駆動用TFT110におけるコンダクタンス制 御を入力信号Vsigの電圧Vsigよりも高いゲート電圧V gを用いて行えるという第1の効果、及び複数のトラン ジスタ回路100間におけるしきい値電圧Vthのばらつ きを低減するという第2の効果は、顕著に発揮される が、各トランジスタ回路100において駆動用TFT1 10のしきい値電圧Vth1と補償用TFT120のしき い値電圧Vth2とを完全に一致させなくとも、両しきい 値電圧は相殺しあう性質をもつので、両しきい値電圧の 類似性に応じた程度でこれらの第1及び第2の効果は発 揮される。

【0060】本実施の影響では特に、ゲート111に対 上入力信号やいまは応じて制御されるコンダクタシスの 最高値よりも高いコンダクタシスの値に対応する電圧を 有するリセット信号Vrsizを供給するように構成されて いる、従って、人力信号Vrsizを供給するように構成されて らずにリセット役に、このコンダクタシスを低かる方向 の電荷移動を可能とする向きでゲート111に接続された た補債用下下120を介して入力信号Vsizをゲート 11に供給することが可能となる。しかも本実施の影 能では、リセット信号Vrsizは、入力信号Vsizをの最大 電圧よりも補債用下下120のしきい値電圧Vth2分 以上大きい電圧に設定されている。従って、リセット後 に入力信号Vsizをが入りされる。よう力信号Vsizの電大 Vsigの大小や補債用TFT120のしきい値電圧Vth2 の大小によらずに常に、その人力信号Vsigの電圧Vsig よりも補債用TFT120のしきい値電圧Vth2分だけ 高い電圧を、ゲート111に供給することが出来るので ある。

【0061】尚、従来の液晶表示素子で良く用いられて いる、入力信号Vsigの反転が行われる場合には、反転 した入力信号も含めた全ての入力信号Vsigに対して も、上記のリセット信号Vsigの関係が成り立つことが 望ましい。

【0062】このリセット信号Vrsigの電圧設定による 効果について図4及び図5を参照して検討を加える。こ こで、図4は、しきい値の設計基準値を例えば-2.5 Vとしてその基準値からのしきい値電圧のばらつき AV thに対する駆動電流 I dの変化を、(1)補償用TFT 120無しで駆動用TFT110に直接入力信号Vsig を供給した場合(特性曲線C1)、(2)リセット信号 Vrsigを5Vとして補償用TFT120を介して駆動用 TFT110に入力信号Vsigを供給した場合(特性曲 線C2)、及び(3)リセット信号VrsigをOVとして 補償用TFT120を介して駆動用TFT110に入力 信号Vsigを供給した場合(特性曲線C3)について夫 々示したものである。また、図5 (A)は、特性曲線C 2に対応するゲート電圧Vgの変動範囲を示し、図5 (B)は、特性曲線C3に対応するゲート電圧Vgの変 動範囲を示す。なお、ここで、Vsig=7.5V、+V c=10V、-Vc=5Vとしている。

【0063】図4において、特性曲線C1で示したよう に、補償用下下120無しの場合には、しきい値電圧 の値らつき∆Vthが、そのまま駆動電流Idのばらつき として顕著に現われている。

【0064】特性曲線C2で示したように、リセット信号Vrsisを5Vとして補償用TF下手用が応場合にはといる値ではつきるVtbが、プラス欄ではかなり補償されているが、マイナス側では、原制電流 1 dのばらっきとして限れたいる。これは、因5(A)に示すようにマイナス側では、リセット後に入力信号Vsisが入力されたとき、ゲート電圧Vsを、入力信号Vsisが入力されたとき、ゲート電圧Vsを、入力信号Vsisがら、1 を破壊正り払っかが行り電圧側に発圧する(補償する)ことができないためである。何故なら、ゲード電圧Vsを小下ある補償用TFT120は、ゲード電圧Vsといるできないたのである。何故なら、ゲード電圧Vsをいたのである。日本なら、近半によりでは出来ないからである。とは出来ても遠ぎけることは出来ないからである。

【0065】また、特性無報く3で示したように、リセット信号VrsigをOVとして補償用TFTを用いた場合には、しきい値電圧のばらつきるVtbが、駆動電流1 dのばらつきとして殆ど現われていない、これは、図5(B)に示すように、リセット後に入力信号Vsigが入力されたとき、ゲート電圧Vgを、入力信号Vsigが入力されたとき、ゲート電圧Vgを、入力信号Vsigが入りましたい値電圧Vtbの分だけ負電圧側に降圧する(補

價する)ことができるためである。なお、ここで与えた Vsig=7.5Vは、入力信号Vsigの最小電位だと考え れば、全てのVsigに対して補償できるかということに 対して、上記考察が成り立つ。

【0066]以上のように本実練の形態では、入力電圧 Vsigの大小や補償用TFT110のしきい値電圧Vtt2 の大小によらずに常に、その入力信号Vsigの電圧より も補償用TFT120のしきい値電圧Vtt2分だけ低い 電圧Vgを、駆動用TFT110のゲート111に印加 することが出来るのである。

【0067】尚、図2(A)及び図2(B)において、 ゲート電圧Vgは駅動期間中、保持容量160により保 持される。このため、保持容量160により、複数のト ランジスタ回路100間におけるゲート電圧Vgの保持 特性のばらつきをも低減(補償)することができる。

【0068】以上図から図5を用いて説明したよう に、本実権の形態のトランジスタ回路100によれば、 EL素子等の電流制御型素子500を比較的低電圧の入 力信号Vsigで電流原動することが可能となり、しか も、複数の駆削用下FT110間における電流電圧特性 やしきい値特性のばらつきによらずに、複数の電流制御 型素子500を入力信号Vsigの電圧に応じて精度良く 電流制御するができる。

【0069】尚、図1に示した例では、Pチャネル型T FTとNチャネル型TFTとを混ぜて構成しているが、 全てのTFTをNチャネル型TFTから構成してもよい し、或いは、全てのTFTをPチャネル型TFTから構 成してもよい。但し、駆動用TFT110の電流電圧特 性やしきい値特性を補償用TFT120で補償する觀点 からは、これらの駆動用TFT110及び補償用TFT 120を同一工程により同型のTFTとして構成した方 が有利である。特に、両TFTを同一造膜形成工程で形 成すれば、両TFT間の特性類似の度合いは一般に増す ため、電流電圧特性やしきい値特性のばらつきが全く又 は殆どないトランジスタ同路100を同一基板上で得る ことが可能となる。他方、リセット用TFT130やス イッチング用TFT140は、駆動用TFT110がP チャネル型であるかNチャネル型であるかによらず、P チャネル型でもNチャネル型でも構わない。但し、全て のTFTを同型のTFTとした方が製造上有利であるこ とも多い。

【0070】また、本実施の形態における各種のTFT 110~140を、接合型、並列・直列接続等のいずれの種類の電界効果トランジスタ (FET) から構成して よとい

【0071】更に、図6に示すように、上述の如きトランジスク回路をバイボーラトランジスクから構成しても よい。この場合、上述のゲート、ソース及びドレインを ベース、エミック及びコレクタに夫々対応をせて、バイ ボーラトランジスタから駆動用トランジスタ110'を

構成すると共にバイボーラトランジスタから補償用トラ ンジスタ120'を構成して、トランジスタ回路10 0'とすればよい。一般にバイボーラトランジスタの場 合には、しきい値電圧は、例えばり、7 Vを中心とし て、そのばらつきはTFTと比較すると小さいが、この ように構成しても、駆動用トランジスタ110'におけ る電流電圧特性やしきい値特性のばらつきが駆動電流 1 dに及ぼす影響を補償用トランジスタ120 により補 償することが出来る。更に、比較的低電圧で駆動用トラ ンジスタ110'による駆動を行うことが出来る。特 に、駆動用トランジスタ110'と補償用トランジスタ 120'とを同一製造工程で製造すれば、これら両トラ ンジスタ間の特性類似の度合いは一般に増すため、電流 電圧特性やしきい値特性のばらつきが殆ど無い又は低減 された多数のトランジスタ回路100'を得ることが可 能となる。

【0072】以上の実施の形態における電流制御型素子 500としては、有機EL素子、無機EL素子等の電流 制御型発光素子、電流制御型の熱転写素子など各種の素 子が案件される。

【0073】 (表示パネル) 本発明の表示パネルの実施 の形態について図7から図10を参照して説明する。図 7は、表示パネルの全体構成を示すプロック図であり、 図843、表示パネルにおける一つの画業部の平面図であ り、図9(A)、図9(B) 及び図9(C)は夫々、そ のA-A、断面図、B-B、断面図及びC-C、断面図 であり、図10は、相解接する4つの画業部の回路図で ある。

【0074】本実態の形態における表示パネルは、上述 した本発明のトランジスク回路を夫々をむと共にマトリ クス状に配置された複数の画素部を備えており、該複数 の画素部には、電流制御型発光素子の一例としてEL素 子50が矢々設けられて構成されている。

【0075】図7に示すように、表示パネル200は、 TFTアレイ基板1を有し、該TFTアレイ基板1上に おいて複数の画素部2がマトリクス状に配置された画面 表示領域には、Y方向に夫々伸びておりX方向に配列さ れた複数のデータ線11と、X方向に夫々伸びておりY 方向に配列された複数の走査線12と、複数のデータ線 11と平行に並べられた複数の共通給電線13とを備え ている。表示パネル1は更に、画面表示領域の周囲に、 各データ線11にデータ信号を供給するデータ線駆動回 路21と、各走査線12に走査信号を供給する一対の走 査線駆動回路22と、各画素部2における道通不良、絶 緑不良、素子の欠陥等を検査するための検査回路23と を備えて構成されている。なお、本実施の形態では、各 駆動回路は、TFTアレイ基板1上に画素部2と共通の 工程で形成されているが、TFTアレイ基板 1 上にない 回路とされてもよいし、又は画素部2と別の工程で形成 されてもよい。

【0076】図8に示すように、各画素都2には、図1 から図6を用いて説明した駆動用TFT110、補償用 TFT120、リセット用TFT130、スイッチング 用TFT140及び保持容量160が設けられている。 そして、開資の主義線120が図1におけるリセット走 査信号Vrscan用の配線となり、当段の走査線12aが 図1における走査信号Vscan用の配線となり、当日の主査線12aが Vrsi採用の配線となり、当日のデータ線11aが図1に おける入力信号Vsix(データ信号)用の配線となって いる。更に、共通給電線13が正電源+Vに接続されて おり、EL素干50が駆動用TFT110を後述の対向 電像との間に接続されており、該対向電像が負電源-V に接続されている。

【0077】図9(A)に示すように、スイッチング用 下下140、補償用下下120及び保持容量160 は、図8のAーA、断面に治って、下下下アレイ基板上 1に半導体膜(ボリシリコン膜)4、核化シリコン膜や 盤化シリコン膜からなるゲート絶縁限5、Ta(タンタ ル)膜6、核にシリコン膜で軽にシリコン膜からなる第 1層間絶縁膜7及びA1膜8から構成されている。尚、 ゲート電影形成用のTa膜6の代わりに、低低抗ポリシ リコン膜を変観してもよい。

【0078】より具体的には、スイッチング用TFT1 40は、ボリシリコン腹らからなが一ト141を持つトップゲート型のTFTであり、ゲート絶様膜5を介してゲート141に対向する半導体層4部分をチャネル形プース・200円でして、その回隔に一型に高濃度ケープされたソース142及びドレイシ143を備えたパチャネル型のTFTとして構成されている。そして、ソース142は、ゲート絶様限5及び第1月間絶様限7に開れされたコンタクトホールを介して入1照8からなるデータ線11 aに接続されている。また、ドレイシ143は、ゲート絶様限5及び第1月間絶様限7に開れされたコンタクトホール及び41限8を中載して、補償用TFT120に接続されている。

【0079】補償用下下120は、Ta膜のからなる ゲート121を持つトップゲート型の下下であり、ゲート絶縁膜を全介してゲート121に対向する半導体膜 4部分をチャネル形成用領域として、その両側にp型に 高濃度ドープされたソース122及びドレイン123を 備えたPチャネル型の下下下として構成されている。そ して、ゲート絶縁膜5及びあ1層間絶縁膜でに開れされ たコンタクトホール及び保持容量16位並に駆動用下 T110のゲート111に接続されている。

【0080】また、保持容量160は、2重のコンデン **寸構成を有するように、半導体膜**4、712膜6及びA1 限8が、ゲート絶縁膜5及び第1層間絶線膜7を介して 対向配置されて構成されている。そして保持容量を構成 する半導体膜4部分は、ゲート絶縁膜5及び第1層間絶 縁膜7に開孔されたコンタクトホールを介してA1膜8 に接続されており、保持容量を構成するTa膜6部分 は、第1層間絶縁膜7に開孔されたコンタクトホールを 介してA1膜8に接続されている。

【0081】図9(B)に示すように、リセット用丁F丁2 イ基板上1に牛導体膜4、ゲート絶縁膜5、下α膜6、第1層間絶縁解7及びA1 膜9から構成されている。【0082】より具体的には、リセット用丁F丁130は、Ta膜かからなが一ト131を持つトップゲート型の丁F丁であり、ゲート総縁膜5を介してゲート131に対向する半導体層4部分をチャネル形成用領域として、その両側に1型に高速度ドープされたソース132及びドレイメ133を備えたパチャネル型の丁F丁として構成されている。としてソース132及びドレイメ133を備えたパチャネル型の丁F丁として構成されている。としてソース132及びドレイメ133は、ゲート絶縁膜5及び第1層間絶線膜7に開訊されたコンタクトホール及びA1膜8を中離して、Ta膜6からなも当段の定査線12a及び脳削干F下110がゲート11に大生検接されている。

【0083】また、図9(C)に示すように、駆動用T

FT110は、図8のC-C'断面に沿って、TFTア レイ基板上1に半導体膜4、ゲート絶縁膜5、Ta膜 6、第1層間絶縁膜7及びA1膜8から構成されてい る。そして、第2層間絶縁膜9上には、駆動用TFT1 10のドレイン113にコンタクトホール及びA1 膜8 を中継して接続された I T O 膜 5 1 が形成され、その上 にEL素子50が形成されている。他方、駆動用TFT 110のソース112は、コンタクトホールを介してA 1膜8からなる共通給電線13に接続されている。ま た、相隣接する画素部2におけるEL素子50は、電気 絶縁性のバンク52により相隔てられている。好ましく は、バンク52は遮光性を持つものがよい、バンク52 は、例えば、遮光性のレジストからなり、当該表示パネ ル200の画面表示領域の周囲を覆う周辺見切り領域に もバンク52を設けるようにしてもよい。そして、EL 素子50上には、A1等の低低抗金属或いはITO等か らなる対向電極(上電極)56が設けられている。 【0084】図10に示すように、表示パネル200に おいては特に、共通給電線13によりX方向に相隣接し た画素部2の双方に対して正電源+Vが供給される構成 を採り、正電源+V供給用の電源配線を単純に画素部2 の列毎に設ける場合と比較して、電源配線の数を約1/ 2にしている。また、リセット用TFT130のゲート 131に入力されるリセット走査信号Vrscanを前段の 走査線12bにより供給し、リセット用TFT130に 入力されるリセット信号Vrsigを当段の走査線12bに より供給する構成を採ることにより、リセット走査信号 Vrscan専用の配線やリセット信号Vrsig専用の配線を 設ける場合と比較して信号配線の数を減らしている。こ のように電源配線数や信号配線数を増やさないようにす

ることにより、従来の表示パネルには設けられていない 補償用TFT120やリセット用TFT130を設ける スペースを確保することができる。勿論、本実練の形態 と違って、各画素毎に共通給電線を設けて、各画素毎に パターンを同じにしたものや、リセット連定信号Vrsca 市等用の配線や、リセット信号Vrsig専用の配線を設け たものに対しても、本発明の思想は適用できる。

【0085]尚、本実練の形態のように電流駆動型発光 素子であるEL素子502用いた表示パネル200の場 合には、例注は、液晶パネルのように画来の同値域を 増やさなくても、発光素子に供給する電流量を増加させればこれに応じて自発光するが故に、画像表示に必要な り属さを得ることができる、後って、本実施の形態のよ うに、配線の占める領域を動わして各種のTFTを画素 部2に形成するスペースを確保してもよいし、各Eし素 チ50の大きを小さくすることにより各種のTFTを 画素部2に形成するスペースを確保してもよい。

【0086】次に、本実施の形態の表示パネル200の 動作について図7及び図10を参照して説明する。 【0087】走査線駆動回路22から前段の走査線12 bに走査信号Vscanが供給されると、これが当段のリセ ット走査信号Vrscanとして、当段のリセット用TFT 130のゲート131に入力される。これと並行して、 走査線駆動回路22から当段の走査線12aにリセット 信号Vrsigが供給されて、当段の駆動用TFT110の ゲート電圧Vgは、リセット信号Vrsigの電位とされる (図2(A)参照)。このとき、リセット信号Vrsig は、走査信号Vscanのオフ電位と同一でもかまわない。 続いて、走査線駆動回路22から当段の走査線12aに 走査信号Vscanが供給されると、これが当段のスイッチ ング用TFT140のゲート141に入力される。これ と並行して、データ線駅動回路21から当段のデータ線 1 1 a に入力信号 Vsig (データ信号) が供給されて、 スイッチング用TFT140及び補償用TFT120を 介して、この電圧Vsigが補償用TFT120のしきい 値電圧Vth2分だけ降圧されて、当段の駆動用TFT1 10のゲート111に、ゲート電圧Vgとして供給され る(図2(A)参照)。この結果、この降圧されたゲー ト電圧Vgに応じて、駆動用TFT110のソース11 2及びドレイン113間のコンダクタンスが制御され て、正電源+V及び負電源-Vの間で、EL素子50を 流れる駆動電流Ⅰdが制御される。

【0088】従って、各画素器2に設けられた駆動用于 FT110におけるしきい値電圧Vthlのばらつきが補 債用下FT120のしきい値ではなよより補償されて、 複数の画素器2間における駆動電流14に対するデータ に移りsigのよい値のばらつきが形となくなり、表示 パネル200両面表示領域全体にわたって均一の明る さでむらのない画像表示が可能とされる。また、補債用 FF120による降圧作用により比較的がもい電圧の データ信号Vsigを用いて駆動電流Idを制御すること も可能とされる。

【0089】以上の実験の形態では、リセット用下FT 130によりゲート電圧V 8を入力信号Vsisの供給前にリセットしているが、例えば、静止画を表示する期間には、同じ入力信号Vsisにより複数フルームに亘って撃動電流 1 4 の制御を行えばよいので、係るリセット動作を各連基準に行う必要はない。また、このように電気的なリセットする(所定のリセット電圧にする)ように構成してもよい。更にまた、リセット用下FT 130の代わりにスイッチング用下FT 140や補償用下 T120を介してリセット信号Vrsigを供給するように構成してもよい。他方、アクティブマトリクス駆動の如くスイッチングを行わない用途であれば、スイッチング用TFT 140やペスイッチングを行わない用途であれば、スイッチング用TFT 140やスイッチングが開作が要なことは言うまでもない。

【0090】(電子機器)次に、以上詳細に説明した表示パネル200を備えた電子機器の実施の形態について図11から図13を参照して説明する。

【0091】先ず図11に、このように表示パネル20 0を備えた電子機器の概略構成を示す。

【0092】図11において、電子機器は、表示情報は 力源1000、表示情報処理回路1002、駆動回路1 004、表示パネル1006、クロック発生回路100 8並びに電源回路1010を備えて構成されている。 (3093)前速止た実施の形態における表示パネル1 00は、本実験の形態における表示パネル1006及び 駆動回路1004に相当する。従って、表示パネル1 06を構成する下下アナノ基板の上に、駆動回路10 04を構成してもよく、更に表示情報処理回路1002 季春搭載してもよく、更に表示情報処理回路1002 季春搭載してもよく、更に表示情報処理回路1002

けして構成してもよい。 (10094)表示情報出力源1000は、ROM (Read Only Memory)、RAM (Randon Access Memory)、光 ディスク装置などのメモリ、テレビ信号を同週して出力 る同期回路等を含み、クロック発生回路1008から のクロック信号に基づいて、所定フォーマットの画像信 号などの表示情報を表示情報処理回路1002に出力す る。表示情報処理回路1002は、増稿・整性反転回 8、相級期回路、ローテーション回路、ガンマ補正回

載するTFTアレイ基板に対し駆動回路1004を外付

路、クランブ回路等の周知の各種処理回路を含んで構成 されており、クロック信号と基づいて人力された表示情 がからデジタル信号を順次生成し、クロック信号とほと 共に駆動回路1004に出力する。駆動回路1004 は、表示パネル200を駆動する。電源回路1010 は、上述の各回路に所定電影を供給する。

【0095】次に図12から図13に、このように構成された電子機器の具体例を夫々示す。

【0096】図1 2において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンビュータ(PC)1200は、上述した表示パネル200がトップかパーケース1206内に備えられており、更にCPU、メモリ、モデム等を収容すると共にモーボード1202が組み込まれた本体1204を備えている。【0097】また図13に示すように、駆動回路1004や表示情報処理回路1002を搭載しない表示パネル1304の場合には、駆動回路1004や表示所構拠理回路1002を含むして1324がポリイミドテーブ1304の場合には、駆動回路1004や表示に構築処理回路1002を含む「C1324がポリイミドテーブ132とに実装されたTCP(Fape Carrier Packag 11320に、下下丁アレイ基板1の制度が高波けられた異方性導電フィルムを介して物理的且つ電気的に接続して、表示パネルとして、生産、販売、使用等することも可能である

【0098】以上図12から図13を参照して説明した 電子機器の他にも、テレビ、ビューファインク型又はそ 夕自選型のビオオテープレーダ、カーナビーション メ盃、電子手帳、電車、ワードプロセッサ、エンジニ アリング、ワークステーション(EWS)、携帯電話・ テレビ電話、POS端末、タッチバネルを備えた装置等 などが図11に示した電子機器の例として挙げられる。 [0099]以上説明したように、本実権の形像によれ ば、表示パネルの全面に渡って明るさのむらが少なく且 つ比較的低弧圧で駆動することも可能な各種の電子機器 を実現できる、

250000000

[0100] 【発明の効果】本発明のトランジスタ回路によれば、補 償用トランジスタのしきい値電圧の分だけ入力信号の電 圧に対してゲート電圧を降圧もしくは昇圧できるので、 低い入力信号の電圧により駆動用トランジスタにおける コンダクタンス制御を行うことができる。更に、補償用 トランジスタと駆動用トランジスタとのしきい値特性や 電圧電流特性を近付けることにより、駆動電流に対する 入力信号のしきい値電圧を零に近付けることも可能とな る。更にまた、複数のしきい値特性の相異なる駆動用ト ランジスタを用いて当該トランジスタ回路を複数作成し た場合に、複数のしきい値電圧の異なる複数の駆動用ト ランジスタ、即ち設計基準値から大きくばらついたしき い値電圧を夫々持つ複数の駆動用トランジスタを用いた としても、複数のトランジスタ同路におけるしきい値電 圧のばらつきが殆ど又は全くない複数のトランジスタ回 路を得ることも可能となる。

【0101】本発明の表示パネルによれば、明るさむら が低減された画像表示を低電圧の入力信号を用いて実現 できる。

【0102】また、本発明の電子機器によれば、高品位 の画像表示が可能な、パーソナルコンピュータ、ページ ャ等の様々な電子機器を実現可能となる。

【図面の簡単な説明】

【図1】 トランジスタ回路の一実施の形態における回路図である。

【図2】 図1のトランジスタ回路における各種信号の タイミングチャート(図2(A))、及び図1のトラン ジスタ回路の変形例における各種信号のタイミングチャ ート(図2(B))である。

【図3】 駆動用下下を備えた比較例におけるしきい 値特性を示す特性図(図3(A))、及び補債用下下工 と駆動用下下工とを備えた本実施の形態におけるしきい 値特性を示す特性図(図3(B))である。

【図4】 しきい値のばらつき Δ Vthに対する駆動電流 Idの変化を各種の場合について示す特性図である。

【図5】 本実施の形態においてリセット信号Vrsigを 5Vにした場合の補償用TFTによる降圧作用を示すタ イミングチャート(図5(A))、及びリセット信号V rsigを 0Vにした場合の補償用TFTによる降圧作用を 示すタイミングチャート(図5(B))である。

【図6】 トランジスタ回路の他の実施の形態における 回路図である。

【図7】 表示パネルの実施の形態の全体構成を示す平 面図である。

【図8】 図7の表示パネルの一画素部の平面図であ

【図9】 図8のA-A、断面図(図9(A))、B-B、断面図(図9(B))及びC-C、断面図(図9(C))である。

【図10】 図7の表示パネルにおける相隣接する4つ の商素部の回路図である。

【図11】 本発明による電子機器の実施の形態の概略 構成を示すブロック図である。

【図12】 電子機器の一例としてのパーソナルコンピュータを示す正面図である。

【図13】 電子機器の他の例としてのTCPを用いた 液晶装置を示す斜視図である。

【符号の説明】

1…TFTアレイ基板

2…画素部

11…データ線

1 2…走查線

13…共通給電線

21…データ線駆動回路

22…走脊線駆動同路

2 3…検査回路

50…EL素子

100…トランジスタ回路


110…駆動用TFT


120…補償用TFT

130…リセット用TFT

140…スイッチング用TFT

160…保持容量







[図11]

【図12】


パーソナルコンピュータの外観を示す正面図





【図13】

TCPを用いた表示装置の外額を示す訴機関



フロントページの続き

⁽⁷²⁾発明者 マイケル クイン イギリス国 ケンブリッジ市 トラムピン グトン ストリート